• AT28HC256-12SU 车载主控

    AT28HC256-12SU 车载主控

  • 2022-01-25 15:44 51
  • 产品价格:面议
  • 发货地址:广东省深圳市龙岗区包装说明:不限
  • 产品数量:不限产品规格:不限
  • 信息编号:81191502公司编号:4244289
  • 钟建华 经理
    13686456875 (联系我请说明是在阿德采购网看到的信息)
  • 进入店铺 在线咨询 QQ咨询
  • 信息举报
    产品描述
    深圳市伟格兴电子科技有限公司是一家大型集成电路代理,分销商,公司在深圳.作为的集成电路分销商,我公司拥有丰富经验的IC销售人员,为客户提供全面的服务支持。我公司主要从事美国ADI、MAXIM,TI,ON,ST,FAIRCHILD,ADI,NXP等世界的IC和功率模块 GTR、IGBT、IPM、PIM可控硅 整流桥 二极管等,涵盖通信、半导体、仪器仪表、航天航空、计算机及周边产品、消费类电子等广泛领域。公司多,价格合理。经过我公司全体人员的共同努力, 深圳市伟格兴电子科技有限公司现已成为国有大、中型企业,企业,中小型分销商的可靠合作伙伴,业务遍及中国大陆及海外市场。 我公司在国外拥有直接的货源和存货,与**上享有良好声誉的大量供应商建立了良好的长期合作关系。定货渠道好,周期短,以‘交货快捷、质量保证、价格合理’为服务的宗旨,保证所提供货品均为原包装。 我公司一贯坚持:“品质、服务至上”的发展宗旨以向用户提供系统 免费技术解决方案和满意的服务为己任。我们希望结交更多的合作伙伴,以合理的价格、的服务,与大家共同开创广阔的未来!同时也希望与业界**进行广泛的交流与合作,共同为电子业繁荣发展作出自己的贡献!
    车载影音系统的开发与研究(公司的主要系列方案有:MP3/MP4/MP5系列、单锭DVD+TFT系列、双锭DVD+TFT系列等)的同时还提供了车载DVD主控IC的销售(闽台凌阳、普成、EON、华邦、立绮等一系列产品)。目前,飞鹰通科技正处在高速发展阶段,引入了管理人才和管理经验

    Scaler Register (Bank=00, Registers 01h ~ 9Fh)
    Index  Name  Bits  Description
    SD_MD  5  Output PLL spread spectrum Mode.
    0: Normal.
    1: Reverse for mode 1.
    -  4:0  Reserved.
    24h  -  7:0  Default : -  Access : -
    -  7:0  Reserved.
    25h  OPL_SET0  7:0  Default : 0x44  Access : R/W, DB
    OPL_SET[7:0]  7:0  Output PLL Set.
    26h  OPL_SET1  7:0  Default : 0x55  Access : R/W, DB
    OPL_SET[15:8]  7:0  See description for OPL_SET [7:0].
    27h  OPL_SET2  7:0  Default : 0x24  Access : R/W, DB
    OPL_SET [23:16]  7:0  See description for OPL_SET [7:0].
    28h  OPL_STEP0  7:0  Default : 0x20  Access : R/W, DB
    OPL_STEP[7:0]  7:0  Output PLL spread spectrum Step.
    29h  OPL_STEP1  7:0  Default : 0x00  Access : R/W, DB
    -  7  Reserved.
    -  6  Reserved.
    -  5  Reserved.
    -  4:3  Reserved.
    OPL_STEP[10:8]  2:0  See description for OPL_STEP[7:0].
    2Ah  OPL_SPAN  7:0  Default : 0x00  Access : R/W, DB
    OPL_SPAN[7:0]  7:0  Output PLL spread spectrum Span.
    2Bh  OPL_SPAN  7:0  Default : 0x00  Access : R/W, DB
    READ_FRAME  7  0: OPL_SET stores line-based value.
    1: OPL_SET stores frame-based value.
    OPL_SPAN[14:8]  6:0  See description for OPL_SPAN[7:0].
    2Ch ~
    2Fh
    -  7:0  Default : -  Access : -
    -  7:0  Reserved.
    30h  HSR_L  7:0  Default : 0x00  Access : R/W
    HSR [7:0]  7:0  Horizontal Scaling ratio (20 bits fraction) for scaling down 1/2^20
    to (2^20-1)/2^20 (lower 8 bits).
    31h  HSR_M  7:0  Default : 0x00  Access : R/W
    HSR[15:8]  7:0  Horizontal Scaling ratio (20 bits fraction) for scaling down 1/2^20
    to (2^20-1)/2^20 (middle 8 bits).
    Sigmastar Confidential for
    芯智**有限公司
    Internal Use Only
    Security Level: Confidential A 
    Copyright © 2018 SigmaStar Technology Corp. All rights reserved.
    Scaler Register (Bank=00, Registers 01h ~ 9Fh)
    Index  Name  Bits  Description
    32h  HSR_H  7:0  Default : 0x00  Access : R/W
    HS_EN  7  Horizontal Scaling Enable.
    0: Disable.
    1: Enable.
    CBILINEAR_EN  6  Complemental Bi-Linear Enable.
    FORCEBICOLOR  5  0: Chrominance using same setting as Luminance defined by
    CBILINEAR.
    1: Chrominance always using bi-linear algorithm.
    -  4  Reserved.
    HSR[19:16]  3:0  Horizontal Scaling Ratio (20 bits fraction) for scaling down 1/2^20
    to (2^20-1)/2^20 (higher 8 bits).
    33h  VSR_L  7:0  Default : 0x00  Access : R/W
    VSR[7:0]  7:0  Vertical Scaling ratio (2 bits integer, 20 bits fraction) for scaling
    down to 1/2.9999 (lower 8 bits).
    xx.xxxxxxxxxxxxxxxxxxxx
    34h  VSR_M  7:0  Default : 0x00  Access : R/W
    VSR[15:8]  7:0  Vertical Scaling ratio (2 bits integer, 20 bits fraction) for scaling
    down to 1/2.9999 (middle 8 bits).
    xx.xxxxxxxxxxxxxxxxxxxx
    35h  VSR_H  7:0  Default : 0x00  Access : R/W
    VS_EN  7  Vertical Scaling Enable.
    0: Disable.
    1: Enable.
    VSM_SEL  6  Vertical Scaling Method Select.
    0: Original.
    1: New.
    VSR[21:16]  5:0  Vertical Scaling ratio (2 bits integer, 20 bits fraction) for scaling
    down to 1/2.9999 (higher 8 bits).
    xx.xxxxxxxxxxxxxxxxxxxx
    36h  VDSUSG  7:0  Default: 0x00  Access : R/W
    LBF_INCLK  7  Line-Buffer using Input Clock.
    LBF_OUTCLK  6  Line-Buffer using Output Clock.
    LBF_LIVE  5  Line-Buffer always Live.
    OUTCLK_DIV3  4  Output Clock is 1/3 frequency of OPLL output.
    EN_OFST  3  Enable Offset for even/odd scaling.
    OFST_INV  2  Offset Inverting for even/odd scaling.

    SSD102
    Smart HD Display Controller
    Preliminary Data Sheet Version 0.1
    Security Level: Confidential A  - 10 -  2/27/2018
    Copyright © 2018 SigmaStar Technology Corp. All rights reserved.
    MECHANICAL DIMENSIONS
    E
    E1
    Symbol
    Millimeter  Inch
    Min.  Nom.  Max.  Min.  Nom.  Max.
    A  -  -  1.6  -  -  0.063
    A1  0.05  -  0.15  0.002 -  0.006
    A2  1.35  1.4  1.45  0.053 0.055 0.057
    D  15.8  16  16.2  0.622 0.630 0.638
    D1  13.8  14  14.2  0.543 0.551 0.559
    E  15.8  16  16.2  0.622 0.630 0.638
    E1  13.8  14  14.2  0.543 0.551 0.559
    b  0.17  0.2  0.27  0.007  0.008 0.011
    e  0.42  0.5  0.58  0.017 0.020 0.023
    Sigmastar Confidential for
    芯智**有限公司
    Internal Use Only
    SSD102
    Smart HD Display Controller
    Preliminary Data Sheet Version 0.1
    Security Level: Confidential A  - 11 -  2/27/2018
    Copyright © 2018 SigmaStar Technology Corp. All rights reserved.
    ELECTRICAL SPECIFICATIONS
    Absolute Maximum Ratings
    Parameter  Symbol  Min  Max  Units
    3.3V Supply Voltages  V VDD_33 3.63  V
    1.2V Supply Voltages  V VDD_12 1.32  V
    Input Voltage (5V tolerant inputs)  V I**Vtol 5.0  V
    Input Voltage (non 5V tolerant inputs)  V IN V DD_33 V
    Ambient Operating Temperature
    T A -40  85
    °C
    Storage Temperature  T STG -40  125  °C
    Junction Temperature  T J 125  °C
    Note: Stresses above those listed in Absolute Maximum Ratings may cause permanent damage to the device. This is a
    stress rating only and does not imply functional operation of the device. Exposure to absolute maximum ratings for
    extended periods may affect device reliability.
    Sigmastar Confidential for
    芯智**有限公司
    Internal Use Only
    SSD102
    Smart HD Display Controller
    Preliminary Data Sheet Version 0.1
    Security Level: Confidential A  - 12 -  2/27/2018
    Copyright © 2018 SigmaStar Technology Corp. All rights reserved.
    ORDERING GUIDE
    Part Number  Temperature Range  Package Description  Package Option
    SSD102  -40°C to +85°C  LQFP  100-pin
    MARKING INFORMATION
    SSD102
    DISCLAIMER
    SIGMASTAR TECHNOLOGY RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE
    TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. NO
    RESPONSIBILITY IS ASSUMED BY SIGMASTAR TECHNOLOGY ARISING OUT OF THE APPLICATION
    OR USER OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY
    LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.
    Electrostatic charges accumulate on both test equipment and human body and can discharge without
    detection. SSD102 comes with ESD protection circuitry; however, the device may be permanently
    damaged when subjected to high energy discharges. The device should be handled with proper ESD

    Scaler Register (Bank=00, Registers 01h ~ 9Fh)
    Index  Name  Bits  Description
    TRGC  1  Trigger Condition.
    0: Active low for level trigger/tailing edge trigger.
    1: Active high for level trigger/leading edge trigger.
    INT_TRIG  0  Interrupt Trigger.
    0: Generate an edge trigger interrupt.
    1: Generate a level trigger interrupt.
    17h  INTPULSE  7:0  Default : 0x0F  Access : R/W
    INTPULSE[7:0]  7:0  Interrupt Pulse width by reference clock.
    18h  INTSTA  7:0  Default : 0x00  Access : R/W
    INTSTA[7:0]  7:0  Interrupt Status byte A.
    Bit 7: MVD input NOT “no **”.
    Bit 6: MVD “HSYNC lock”.
    Bit 5: MVD NOT “no color”.
    Bit 4: MVD degree error.
    Bit 3: MVD input “no **”.
    Bit 2: MVD NOT “HSYNC lock”.
    Bit 1: MVD “no color”.
    Bit 0: MVD HSYNC change.
    19h  INTENA  7:0  Default : 0x00  Access : R/W
    INTENA[7:0]  7:0  Interrupt Enable control byte A.
    0: Disable interrupt.
    1: Enable interrupt.
    1Ah  INTSTB  7:0  Default : 0x00  Access : R/W
    INTSTB[7:0]  7:0  Interrupt Status byte B.
    Bit 7: MCU D2B interrupt 2.
    Bit 6: MCU D2B interrupt 1.
    Bit 5: MCU D2B interrupt 0.
    Bit 4: MVD CC interrupt.
    Bit 3: MVD SECAM detect.
    Bit 2: MVD PAL switch error.
    Bit 1: MVD “ADC7_0ACT”.
    Bit 0: MVD NOT “ADC7_0ACT”.
    1Bh  INTENB  7:0  Default : 0x00  Access : R/C
    INTENB[7:0]  7:0  Interrupt Enable control byte B.
    0: Disable interrupt.
    1: Enable interrupt.
    1Ch  INTSTC  7:0  Default : 0x00  Access : R/W
    Sigmastar Confidential for
    芯智**有限公司
    Internal Use Only
    Security Level: Confidential A 
    Copyright © 2018 SigmaStar Technology Corp. All rights reserved.
    Scaler Register (Bank=00, Registers 01h ~ 9Fh)
    Index  Name  Bits  Description
    INTSTC[7:0]  7:0  Interrupt Status byte C.
    Bit 7: Output VSYNC interrupt.
    Bit 6: Input VSYNC interrupt.
    Bit 5: ATG ready interrupt.
    Bit 4: ATP ready interrupt.
    Bit 3: ATS ready interrupt.
    Bit 2: MVD probe ready interrupt.
    Bit 1: MCU D2B interrupt 4.
    Bit 0: MCU D2B interrupt 3.
    1Dh  INTENC  7:0  Default : 0x00  Access : R/C
    INTENC[7:0]  7:0  Interrupt Enable control byte C.
    0: Disable interrupt.
    1: Enable interrupt.
    1Eh  INTSTD  7:0  Default : 0x00  Access : R/W
    INTSTD[7:0]  7:0  Interrupt Status byte D.
    Bit 7: WDT interrupt.
    Bit 6: Keypad wake-up interrupt.
    Bit 5: Jitter interrupt.
    Bit 4: Horizontal total change interrupt.
    Bit 3: Vertical total change interrupt.
    Bit 2: Horizontal lost count interrupt.
    Bit 1: Vertical lost count interrupt.
    Bit 0: Standard change interrupt.
    1Fh  INTEND  7:0  Default : 0x00  Access : R/C
    INTEND[7:0]  7:0  Interrupt Enable control byte D.
    0: Disable interrupt.
    1: Enable interrupt.
    20h ~
    21h
    -  7:0  Default : -  Access : -
    -  7:0  Reserved.
    22h  MPL_M  7:0  Default : 0x6F  Access : R/W
    MP_ICTRL[2:0]  7:5  Charge pump current set.
    MPL_M[4:0]  4:0  MPLL divider ratio setting.
    23h  OPL_CTL0  7:0  Default : 0x40  Access : R/W
    -  7:6  Reserved.
    _EN  6  Output PLL spread spectrum.
    0: Disable.
    1: Enable
    深圳伟格兴电子,地处亚太深圳。诚信13年合作伙伴。原装质量保证。只做原装!
    只做原装TI,DIODES,ON,NXP,ST,SKYWORKS,EALTEK ,RICHTEK 等**,产品线以单片机、逻辑、运放、驱动、存储、接口IC为主
    配单!优势渠道,
    如您刚好有需要,可别忘记找我这个老朋友问问
    深圳市伟格兴电子科技有限公司是一家大型集成电路代理,分销商,公司在深圳.作为专业的集成电路分销商,我公司拥有丰富经验的IC销售人员,为客户提供全面的服务支持。我公司主要从事美国ADI、MAXIM,TI,ON,ST,FAIRCHILD,ADI,NXP等世界**品牌的IC和功率模块 GTR、IGBT、IPM、PIM可控硅 整流桥 二极管等,涵盖通信、半导体、仪器仪表、航天航空、计算机及周边产品、消费类电子等广泛领域。公司现货多,价格合理。经过我公司全体人员的共同努力, 深圳市伟格兴电子科技有限公司现已成为国有大、中型企业,**企业,中小型分销商的可靠合作伙伴,业务遍及中国大陆及海外市场。 我公司在国外拥有直接的货源和存货,与**上享有良好声誉的大量供应商建立了良好的长期合作关系。定货渠道好,周期短,以‘交货快捷、质量保证、价格合理’为服务的宗旨,保证所提供货品均为原包装**。 我公司一贯坚持:“品质**、服务至上”的发展宗旨以向用户提供*系统 免费技术解决方案和较满意的服务为己任。我们希望结交更多的合作伙伴,以合理的价格、*的优质服务,与大家共同开创广阔的未来!同时也希望与业界**进行广泛的交流与合作,共同为电子业繁荣发展作出自己的贡献!!! 
    真诚希望与广大客商携手共进! 
    互利合作,共同发展。
    

    欢迎来到深圳市伟格兴电子科技有限公司网站,我公司位于经济发达,交通发达,人口密集的中国经济中心城市—深圳。 具体地址是广东深圳龙岗区公司街道地址,负责人是钟建华。
    主要经营MPS芯源现货销售商。
    本公司主营:电子 电子有源器件 专用集成电路 等产品,是优秀的电子产品公司,拥有最优秀的高中层管理队伍,他们在技术开发、市场营销、金融财务分析等方面拥有丰富的管理经验,选择我们,值得你信赖!

    本页链接:http://www.cg160.cn/vgy-81191502.html
    以上信息由企业自行发布,该企业负责信息内容的完整性、真实性、准确性和合法性。阿德采购网对此不承担任何责任。 马上查看收录情况: 百度 360搜索 搜狗
深圳市伟格兴电子科技有限公司是一家大型集成电路代理,分销商,公司在深圳.作为专业的集成电路分销商,我公司拥有丰富经验的IC销售人员,为客户提供全面的服务支持。我公司主要从事美国ADI、MAXIM,TI,ON,ST,FAIRCHILD,ADI,NXP等世界**品牌的IC和功率模块 GTR、IGBT、IPM、PIM可控硅 整流桥 二极管等,涵盖通信、半导..
相关分类
附近产地