XCVU080-H1FFVB2104E 原厂授权分销商

深圳市希罗斯科技有限公司是一家主营Xilinx/Broadcom/Altera/AD/TI的分销商, 为国内研究所机构及高等院校提供一站式服务平台。型号齐全，长期供应，信誉度较高。我们能提供的产品广泛，应用于航空航天、船舶、汽车电子、计算机、铁路、电子、通信网络、电力工业以及大型工业设备等。深圳市希罗斯科技有限公司坚守以客户，质量，信誉的原则，层层把关渠道，把控质量，每片产品来源可追溯，得到了广大客户的认可和支持。
产品定位：工业级及以上电子元器件。
优势产品系列：Artix-7/Kintex-7/Spartan-6/Kintex UltraScale/Virtex UltraScale/Virtex-7/ZYNQ Ultrascale/Zynq-700/*级XQ系列/ 开发板及套件。
Spartan-3E是目前Spartan系列新的产品，具有系统门数从10万到160万的多款芯片，是在
Spartan-3成功的基础上进一步改进的产品，提供了比Spartan-3更多的I/O端口和较低的单位成本，是赛灵
思公司*的FPGA芯片。由于较好地利用了90 技术，在单位成本上实现了更多的功能和处理带宽，是
赛灵思公司新的低成本产品代表，是ASIC的有效替代品，主要面向消费电子应用，如宽带无线接入、家庭网
络接入以及数字电视设备等。其主要特点如下： 采用90 工艺； 大量用户I/O端口，多可支持376个I/O端口
或者156对差分端口； 端口电压为3.3V、2.5Ｖ、1.8V、1.5V、1.2V ； 单端端口的传输速率可以达到622 ，支
持DDR接口； 多可达36个 的乘法器、648 块RAM、231 分布式RAM； 宽的时钟频率 以及多个片
上数字时钟管理(DCM)模块。

Spartan-3A/3ADSP/3AN系列
Spartan-3A在Spartan-3和Spartan-3E平台的基础上，整合了各种创新特性帮助客户较大地削减了系统总成本。利用特的器件DNA ID技术，实现业内FPGA电子序列号；提供了经济、功能强大的机制来防止发生窜改、克隆和过度设计的现象。并且具有集成式功能的增强型多重启动特性。支持商用 lash存储器，有助于削减系统总成本。其主要特性为： 采用90工艺，密度高达74880逻辑单元； 工作时钟范围为5MHz~320MHz； 的连接功能平台，具有广泛的IO标准(26 种，包括新的TMDS和PPDS)支持； 利用特的Device DNA序列号实现的业内功能强大的防克隆安全特性； 五个器件，具有高达1.4M的系统门和502个I/O； 灵活的功耗管理。
Spartan-3ADSP平台提供了具成本效益的 DSP 器件，其架构的**就是 XtremeDSP DSP48A slice，还提供了性能**过30GMAC/s、存储器带宽高达2196 Mbps的新型 XC3SD3400A和XC3SD1800A器件。新型Spartan-3A DSP 平台是成本敏感型 DSP 算法和需要较高DSP性能的协处理应用的理想之选。其主要特征如下所示。 采用90 工艺，密度高达74880逻辑单元； 内嵌的DSP48A可以工作到250MHz； 采用结构化的SelectRAM架构，提供了大量的片上存储单元； VCCAUX的电压支持2.5V和3.3V，对于3.3V的应用简化了设计；低功耗效率，Spartan-3A DSP器件具有很高的信号处理能力4.06 GMACs/mW。
Spartan-3AN芯片为别系统集成的非易失性安全FPGA，提供下列2个特的性能：SRAM FPGA的大量特性和高性能以及非易失性FPGA的安全、节省板空间和易于配置的特性。Spartan-3AN平台是对空间要求严苛和/或安全应用及低成本嵌入式控制器的理想选择。Spartan-3AN平台的关键特性包括： 业界90nm非易失性FPGA，具有可以实现灵活的、低成本安全性能的Device DNA电子序列号； 业内大的片上用户Flash，容量高达11Mb； 提供广泛的I/O标准支持，包括26种单端与差分信号标准 灵活的电源管理模式，休眠模式下可节省**过40%的功耗 五个器件，具有高达1.4M的系统门和502个I/O。

Xilinx PROM芯片介绍
赛灵思公司的Platform Flash PROM能为所有型号的Xilinx FPGA提供非易失性存储。全系列PROM的容量范围为1Mbit到32Mbit，兼容任何一款Xilinx FPGA芯片，具备完整的工业温度特性(-40°C 到 +85°C)，支持IEEE1149.1所定义的JTAG边界扫描协议。
PROM芯片可以分成3.3V核电压的 系列和1.8V核电压的 系列两大类，前者主要面向底端引用，串行传输数据，且容量较小，不具备数据压缩的功能；后者主要面向的FPGA芯片，支持并行配置、设计修订(Designing Revisioning)和数据压缩(Compression)等功能，以容量大、速度快著称。
该系列包含XCF01S、XCF02S和XCF04S(容量分别为：1Mb、2Mb和4Mb)，其共同特征有3.3V核电压，串行配置接口以及SOIC封装的VO20封装。系列有XCP08P、XCF16P和XCF32P(容量分别为：8Mb、16Mb和32Mb)，其共同特征有1.8V核电压、串行或并行配置接口、设计修订、内嵌的数据压缩器、FS48封装或VQ48封装和内嵌振荡器。 内部控制信号、数据信号、时钟信号和JTAG信号的整体结构如图3-3所示，其的结构和较高的集成度在使用中带来了较大的灵活性。

Virtex®-5 FPGA采用了新的65工艺，结合低功耗IP块将动态功耗降低了35%；此外，还利用65nm三栅较氧化层技术保持低静态功耗； 利用65nm ExpressFabric技术，实现了真正的6输入LUT，并将性能提高了2个速度级别。内置有用于构建较大型阵列的FIFO逻辑和ECC的增强型36 Kbit Block RAM带有低功耗电路，可以关闭未使用的存储器。 逻辑单元多达330,000个，可以实现**的高性能； I/O引脚多达1,200个，可以实现高带宽存储器/网络接口，1.25 Gbps LVDS； 低功耗收发器多达24个，可以实现100 Mbps - 3.75 Gbps高速串行接口； 核电压为1V，550 MHz系统时钟； 550 MHz DSP48E slice内置有25 x 18 MAC，提供352 GMACS的性能，能够在将资源使用率降低50%的情况下，实现单精度浮点运算； 利用内置式PCIe端点和以太网MAC模块提高面积效率 ； 较加灵活的时钟管理管道(Clock Management Tile)结合了用于进行时钟相位控制与抖动滤除的新型PLL和用于各种时钟综合的数字时钟管理器(DCM)； 采用了*二代sparse 封装，改善了信号完整性，并降低了系统成本； 增强了器件配置，支持商用flash存储器，从而降低了成本。
注：一个Virtex-5 Slice具有4个LUT和4个触发器，而一个前文所提及的常规Slice只包含2个LUT个2个触发器。每个DSP48E包含一个25*18位的硬核乘法器、一个加法器和一个累加器。