XC6SLX9-L1FTG256C 希罗斯专业分销

5962-9961001HXA双通道、12位、105 MSPS中频采样ADC，内置模拟输入信号调理电路优势和特点双通道，采样速率：105 MSPS（*小值）通道间隔离：>80 dB内置交流耦合器

5962-9961003HXA AD10200的模数转换部分采用+5 V电源供电，输出级采用+3.3V数字电源供电。每个通道均完全独立，可以在独立的编码和模拟输入下工作。它采用68引脚陶瓷鸥翼式封装，尺寸兼容先期产品AD10242（12位、40 MSPS）和AD10265（12位、65 MSPS）。AD10200采用ADI公司的MIL-38534认证制造线(QML)制造，提供*高达H级的工作温度范围（-55°C至+125°C）。

5962-9961003HXA AD10200是一款内置信号调理电路模块的全通道ADC解决方案，提供改进的动态性能和完全匹配的通道间性能。该模块包括两个宽动态范围ADC，各ADC具有一个针对直接中频采样进行优化的变压器耦合**。AD10200具有片内采样保持(T/H)电路，并采用创新架构，可实现12位、105 MSPS性能。它借助创新的高密度电路设计和激光调整的薄膜电阻网络实现出色的匹配和性能，同时保持**的隔离特性，并大幅缩小电路板面积。
QPro?XQR18V04 3.3 v latch-up-immune, static-SEU-immune,可重写的耐辐射QML 4-Mbit in-system-programmable配置flash舞会, 提供一个可靠的非易失性存储大型Xilinx的方法 FPGA配置比特流用于太空飞行系统。
当FPGA在主串行模式下,它生成一个配置时钟驱动舞会。一个简短的访问时间CE和OE启用后,数据是可用的舞会数据(D0)销连接FPGA喧嚣销。新数据可用一个简短的访问时间时钟上升边缘。FPGA产生适当的时钟脉冲完成配置。当 FPGA在奴隶串行模式下,舞会和FPGA 由外部时钟时钟。
AD9680BCPZ-1250 AD9680是一款双通道、14位、1 GSPS模数转换器(ADC)。该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。该器件设计用于高达2 GHz的宽带模拟信号采样。

Triquint的TGA2578是在TrimQuin的0.25M GaN上SiC工艺制备的宽带功率放大器。工作在2～6 GHz，实现了30 W饱和输出功率，40% PAE**，小信号增益27 dB。
完全匹配的50欧姆与集成直流阻塞帽两个I/O端口，TGA2578是理想的，以支持商业和*相关的应用。
ADSP-TS201S TigerSHARC处理器是一种****，静态**标量处理器，针对大型信号处理任务和通信基础架构进行了优化。 DSP将非常宽的存储器宽度与双计算模块结合在一起，支持浮点（IEEE 32位和扩展精度40位）和**（8位，16位，32位和64位）处理—为数字信号处理器设定新的性能标准。 TigerSHARC静态**标量体系结构允许DSP每个周期执行多达4条指令，执行24个**（16位）操作或6个浮点操作。4个独立的128位宽内部数据总线，每个与内部总线连接。六个4M位存储器组，支持四字数据，指令和I / O访问，并提供每秒33.6G字节的内部存储器带宽。 ADSP-TS201S处理器的工作频率为600 MHz，指令周期为1.67 ns。利用其单指令多数据（SIMD）功能，ADSP-TS201S处理器每秒可以执行48亿个40位MACS或12亿个80位MACS。

LTC?2208 是一款130Msps、采样 16 位 A/D 转换器，专为对具有高达 700MHz 输入频率的高频、宽动态范围信号进行数字化处理而设计。可以利用 PGA **对该 ADC 的输入范围实施优化。
LTC2208 非常适合于要求苛刻的通信应用，其 AC 性能包括78dBFS 噪声层和 100dB 无寄生动态范围 (SFDR)。70fsRMS 的**低抖动实现了高输入频率的欠采样和**的噪声性能。*大 DC 规格包括整个温度范围内的 ±4LSB INL、±1LSB DNL (无漏失码)。
数字输出可以是差分 LVDS 或单端 CMOS。CMOS 输出具有两种格式选项，这就是：以全数据速率运行的单根总线或以半数据速率运行的多路分工总线。一个单独的输出电源允许 CMOS 输出摆幅在 0.5V 至 3.3V 的范围内变化。
可利用一个正弦波、PECL、LVDS、TTL 或 CMOS 输入对 ENC+ 和 ENCˉ 输入进行差分或单端驱动。一个可任选的时钟占空比稳定器在全速和各种时钟占空比条件下实现了**。

-/gbadfbe/-